IC (ASIC) 领导厂商创意电子 (GUC) 今日发布，推出采用台积电 2.5D 与 3D 先进封装技术 (APT) 制程的平台，除了可缩短 ASIC 设计周期，更有助于降低风险及提高良率。此平台可支持台积电 CoWoS-S、CoWoS-R与 InFO 技术。创意电子可提供全方位解决方案：完成流片验证的接口 IP、CoWoS® 与 InFO信号及电源完整性、热仿真流程，以及经产品量产验证的可测试性设计 (DFT) 与生产测试。

　　先进定制化 IC (ASIC) 领导厂商创意电子 (GUC) 今日发布，推出采用台积电 2.5D 与 3D 先进封装技术 (APT) 制程的平台，除了可缩短 ASIC 设计周期，更有助于降低风险及提高良率。此平台可支持台积电 CoWoS-S、CoWoS-R 与 InFO 技术。创意电子可提供全方位解决方案：完成流片验证的接口 IP、CoWoS® 与 InFO 信号及电源完整性、热仿真流程，以及经产品量产验证的可测试性设计 (DFT) 与生产测试。

　　创意电子拥有多年配备高带宽内存 (HBM) 的 CoWoS-S (硅中介层) 产品量产经验。InFO 设计与仿真流程搭配内部 N7 与 N5 GLink IP (GLink 为创意电子的芯片对芯片接口 IP 系列产品) 也已完成流片验证。近来创意电子使用 N5 制程 4Gbps HBM2E 物理层与控制器 IP，完成了 CoWoS-R (有机中介层) 测试芯片验证。目前创意电子拥有一整套经过完整流片验证的接口 IP 与封装设计，可适用于所有类型的台积电 2.5D 先进封装技术，因此，创意电子可针对客户的 CPU、GPU、人工智能 (AI)、高性能运算 (HPC) 和网络 (Networking) 产品，提供最适宜的解决方案。

　　2.5D 多芯片整合技术如今已趋成熟，创意电子也已在多个客户产品上广泛运用，新兴的 3D 多芯片整合技术则可进一步达到更优异的联机密度、功耗效率与极低延迟。创意电子领先 ASIC 产业，推出 GLink 芯片堆叠芯片接口 IP，并率先采用台积电 N5 和 N6 制程。IP、设计与仿真流程将于 2022 年完成流片验证，应用于不同的 3D IC 封装。

　　创意电子总经理戴尚义表示：「创意电子在 2021 年开发出新一代 HBM3、GLink-2.5D与 GLink-3D 等 IP，并完成 CoWoS-S/R 与 InFO 设计平台验证，可说是经历了突破性的进展。创意电子一直与台积电协力合作，致力降低最先进 2.5D 与 3D 技术的使用门坎，让客户能开发具成本效益的高效能产品，并更快进入量产。创意电子至今已成功协助许多 AI、HPC 和网络客户，采用台积电 CoWoS-S 及 InFO 技术制造产品。随着 CoWoS-R 与 3DIC 加入 APT 平台，我们将能为客户提供最完备的设计与制造服务。」

　　创意电子技术长 Igor Elkanovich 表示：「我们不仅在市场中率先推出 HBM3 物理层 IP，HBM3 控制器的效能表现也是同业最佳。我们推出的芯片对芯片互联 GLink-2.5D IP 更是领先业界，达到 2.5 Tbps/mm 边界效率 (全双工) 及 0.30 pJ/bit 低功耗。这些 IP 都适用于台积电所有类型的 2.5D 平台中。内部 IP、支持所有台积电 2.5D 与 3D 的设计流程，加上丰富的量产经验，让创意电子能协助客户迅速开发其产品，并快速进入大规模生产。」

　　创意电子为 AI、HPC、网络 ASIC 提供 2.5D 与 3D 多芯片APT 平台

　　若要进一步了解创意电子的 HBM3/2E、GLink-2.5D IP 产品组合和 InFO_oS、CoWoS® 全方位解决方案，请直接联络您的创意电子销售代表，或寄送电子邮件至 guc_sales@guc-asic.com扫码二维码关注我们了解更多精彩